버스 마스터 링

작가: Laura McKinney
창조 날짜: 9 4 월 2021
업데이트 날짜: 24 6 월 2024
Anonim
ABLETON에서 설명한 SKRILLEX와 같은 버스 마스터링
동영상: ABLETON에서 설명한 SKRILLEX와 같은 버스 마스터링

콘텐츠

정의-버스 마스터 링이란 무엇입니까?

버스 마스터 링은 버스를 사용하지 않고도 제어 버스가 다른 구성 요소와 직접 통신 할 수 있도록하는 버스 아키텍처 기능입니다. PCI (Peripheral Component Interconnect)와 같은 최신 버스 아키텍처 버스 마스터 링을 지원합니다.

버스 마스터 링은 운영 체제 데이터 전송 속도를 높이고 시스템 리소스를 보존하며 성능 및 응답 시간을 향상시킵니다.


Microsoft Azure 및 Microsoft 클라우드 소개 | 이 가이드를 통해 클라우드 컴퓨팅에 관한 모든 내용과 클라우드에서 비즈니스를 마이그레이션하고 운영하는 데 Microsoft Azure가 어떻게 도움이되는지 알아 봅니다.

Techopedia는 버스 마스터 링을 설명합니다

버스 마스터 링을 통해 제어 버스는 CPU와 독립적으로 RAM에 액세스 할 수 있습니다. CPU가 다른 책임을 수행하는 동안 주변 장치 구성 요소와 RAM간에 데이터를 전송할 수 있도록 설계되었습니다.

버스 마스터 플랫폼은 일반적으로 별개의 입 / 출력 (I / O) 장치 또는 마이크로 프로세서에서 찾을 수 있습니다. I / O 경로 또는 컴퓨터 버스의 트래픽을 지시합니다. 버스 마스터는 "마스터"이며 전송 신호와 주소가 포함 된 버스 경로를 제어합니다. 버스의 입력 및 출력 (I / O) 장치는 "슬레이브"입니다.

컴퓨터에 버스 마스터 링을 지원하는 여러 구성 요소가 포함 된 경우 여러 구성 요소가 동시에 버스를 사용하지 못하도록 계층 구조를 구현해야합니다. 다음과 같은 여러 구조가 있습니다.

  • SCSI (Small Computer System Interface) : 컴퓨터와 주변 장치간에 데이터를 전송합니다. 각 SCSI ID에 대한 영구 우선 순위를 포함합니다
  • 직렬 주변 장치 인터페이스 (SPI) : 마스터 / 슬레이브 아키텍처를 사용하여 전이중 모드 (양방향)로 작동합니다. 마스터 장치는 데이터 동기화를 시작하며 여기에는 프레임 동기화가 포함됩니다.
  • 통합 회로 (I)2C) 인터페이스 : 데이터 전송을 제어하는 ​​중지 및 시작 비트가 포함 된 양방향 직렬 버스 아키텍처가 있습니다.